Вступить в клуб →
← К вакансиям
НИИТКД75/100

Инженер-программист (Разработчик устройств на ПЛИС)

86 300–103 500 RUB
Опубликовано: 3 ноября 2026
junioronsiteEmbedded и IoTfulltimeОмскruплисfpgavhdlverilogvivadomodelsimspiuartpcieethernetвстраиваемые системы
Контакты и отклик открываются после вступления в клубВступить →

Вакансия опубликована на hh.ru — открыть оригинал ↗

Похожие вакансии

Все вакансии →
Алабуга. МенеджментМоскваonsitefulltimemiddle85

Программист ПЛИС (FPGA)

Разработка и сопровождение проектов на ПЛИС: технические задания, алгоритмы, архитектура, отладка и внедрение в изделия. Требуется техническое образование, знание VHDL/Verilog, опыт работы в Vivado и ModelSim, а также с интерфейсами SPI, UART, PCIe, Ethernet. Работа офисная, с релокацией в Республику Татарстан (Елабуга).

c++c/c++ethernetfpgaiotmodelsim+9
19 октября 2026от 277 500 RUB
НПЦ ЭЛВИСЗеленоградhybridfulltimejunior

Инженер-разработчик цифровых устройств (FPGA)

Разработка и тестирование проектов для ПЛИС/FPGA семейства Xilinx на языке Verilog, включая реализацию интерфейсов SPI, UART, I2C, Ethernet и JESD204b. Также участие в разработке встроенного ПО, схем электрических принципиальных и подборе элементной базы, сопровождение изделий в производстве. Работа в офисе/гибрид в Зеленограде, зарплата обсуждается индивидуально.

verilogfpgaплисxilinx vivadovhdlc+++6
15 октября 2026
МТУСИМоскваonsitefulltimemiddle85

Инженер-разработчик ПЛИС

Разработка и верификация цифровых устройств на ПЛИС для спутниковых систем связи: написание HDL-кода (Verilog/SystemVerilog) для алгоритмов ЦОС и интерфейсов, unit-тесты, отладка на стенде и сопровождение проекта. Требуется опыт разработки под ПЛИС от 2 лет, знание САПР ISE/Vivado и верификации в ModelSim.

fpgaплисverilogsystemverilogvivadoise+6
2 ноября 2026250 000–300 000 RUB
НИИ ВекторСанкт-Петербург, Россияonsitefulltimemiddle62

Инженер-разработчик ПЛИС (FPGA designer)

Разработка, отладка и документирование проектов для ПЛИС на VHDL/Verilog/SystemVerilog в средах Vivado/ISE/Quartus с моделированием в симуляторах. Требуются знания цифровой схемотехники, временной оптимизации, TCL/Python, стека TCP/IP и интерфейсов 10/100/1000 Gbit Ethernet, DDR2/DDR3. Работа в офисе в Санкт-Петербурге, полная занятость, возможны редкие командировки.

fpgavhdlverilogsystemverilogvivadoquartus+6
2 ноября 2026