Вступить в клуб →
← К вакансиям
МТУСИ85/100

Инженер-разработчик ПЛИС

250 000–300 000 RUB
Опубликовано: 2 ноября 2026
middleonsiteEmbedded и IoTfulltimeМоскваrufpgaплисverilogsystemverilogvivadoisemodelsimцосuvmddr3ethernetmatlab
Контакты и отклик открываются после вступления в клубВступить →

Вакансия опубликована на hh.ru — открыть оригинал ↗

Похожие вакансии

Все вакансии →
РайтекМоскваonsitefulltimemiddle72

Инженер-разработчик ПЛИС (RTL/FPGA)

Разработка и моделирование DSP-алгоритмов с реализацией на ПЛИС Xilinx, реализация протоколов обмена (Ethernet, CPRI, PCIe, LVDS) на SystemVerilog/Verilog. Работа в команде разработки систем 3D-печати и радиооборудования, настройка CI/CD, оформление по ТК РФ, офис в Москве у м. Полежаевская.

systemverilogverilogfpgaплисvivadodsp+6
15 октября 2026от 350 000 RUB
Специальный Технологический Центр (ООО СТЦ)Санкт-Петербургonsitefulltimemiddle62

Программист ПЛИС (FPGA)

Разработка, анализ алгоритмов цифровой обработки сигналов и их реализация в ПЛИС для систем связи, включая верификацию, отладку и оптимизацию проектов. Требуется опыт описания и тестирования цифровых схем на Verilog/VHDL от 2 лет и работа с QuestaSim/ModelSim. Официальное трудоустройство, белая зарплата, ДМС, обучение за счёт компании.

verilogvhdlfpgaплисsystemverilogmodelsim+6
13 октября 2026
НИИТКДОмскonsitefulltimejunior75

Инженер-программист (Разработчик устройств на ПЛИС)

Разработка и поддержка проектов на ПЛИС для промышленной техники: участие в проектировании архитектуры, доработка существующих проектов, отладка макетных образцов изделий и подготовка документации. Требуется опыт работы с FPGA от года, знание VHDL/Verilog, САПР Vivado и ModelSim, работа с интерфейсами SPI, UART, PCIe, Ethernet.

плисfpgavhdlverilogvivadomodelsim+5
3 ноября 202686 300–103 500 RUB
НИИ ВекторСанкт-Петербург, Россияonsitefulltimemiddle62

Инженер-разработчик ПЛИС (FPGA designer)

Разработка, отладка и документирование проектов для ПЛИС на VHDL/Verilog/SystemVerilog в средах Vivado/ISE/Quartus с моделированием в симуляторах. Требуются знания цифровой схемотехники, временной оптимизации, TCL/Python, стека TCP/IP и интерфейсов 10/100/1000 Gbit Ethernet, DDR2/DDR3. Работа в офисе в Санкт-Петербурге, полная занятость, возможны редкие командировки.

fpgavhdlverilogsystemverilogvivadoquartus+6
2 ноября 2026