Вступить в клуб →
← К вакансиям
НИИ Вектор62/100

Инженер-разработчик ПЛИС (FPGA designer)

Опубликовано: 2 ноября 2026
middleonsiteEmbedded и IoTfulltimeСанкт-Петербург, Россияrufpgavhdlverilogsystemverilogvivadoquartusmodelsimtclpythontcp/ipethernetddr
Контакты и отклик открываются после вступления в клубВступить →

Вакансия опубликована на hh.ru — открыть оригинал ↗

Похожие вакансии

Все вакансии →
Сбер. ITМоскваonsitefulltimemiddle80

FPGA Engineer (Центр квантовых технологий)

Разработка FPGA-прошивок для ускорителей вычислений Сбера на Xilinx (Artix, Kintex, Zynq UltraScale+ RFSoC), включая RTL, высокоскоростные интерфейсы и работу с ЦАП/АЦП. Офисный формат в Москве, автоматизация на Python и поддержка CI/CD.

fpgartlxilinxvivadojesd204bpcie+6
22 октября 2026
НПО ПКРВВеликий Новгородhybridfulltimelead68

Ведущий инженер-программист ПЛИС

Разработка ПО и конфигураций для ПЛИС, проектирование архитектуры цифровых устройств, моделирование, верификация и отладка цифровых схем, участие в выборе элементной базы. Требуется высшее техническое образование и опыт работы с ПЛИС от 3 лет, владение Verilog/VHDL/SystemVerilog и инструментами Mentor Graphics, ModelSim, Quartus, Vivado. Официальное трудоустройство, белая зарплата, ДМС, работа в офисе в Великом Новгороде.

плисfpgaverilogvhdlsystemverilogmodelsim+6
16 октября 2026от 180 000 RUB
НИИТКДОмскonsitefulltimejunior75

Инженер-программист (Разработчик устройств на ПЛИС)

Разработка и поддержка проектов на ПЛИС для промышленной техники: участие в проектировании архитектуры, доработка существующих проектов, отладка макетных образцов изделий и подготовка документации. Требуется опыт работы с FPGA от года, знание VHDL/Verilog, САПР Vivado и ModelSim, работа с интерфейсами SPI, UART, PCIe, Ethernet.

плисfpgavhdlverilogvivadomodelsim+5
3 ноября 202686 300–103 500 RUB
МТУСИМоскваonsitefulltimemiddle85

Инженер-разработчик ПЛИС

Разработка и верификация цифровых устройств на ПЛИС для спутниковых систем связи: написание HDL-кода (Verilog/SystemVerilog) для алгоритмов ЦОС и интерфейсов, unit-тесты, отладка на стенде и сопровождение проекта. Требуется опыт разработки под ПЛИС от 2 лет, знание САПР ISE/Vivado и верификации в ModelSim.

fpgaплисverilogsystemverilogvivadoise+6
2 ноября 2026250 000–300 000 RUB