Вступить в клуб →
← К вакансиям
НПП Полигон58/100

Инженер-разработчик цифровых устройств на ПЛИС / FPGA Engineer

Опубликовано: 15 октября 2026
middleonsiteEmbedded и IoTfulltimeУфаrusystemverilogverilogvhdlfpgaxilinx vivadoaxi4testbenchstaserdespcieethernetgit
Контакты и отклик открываются после вступления в клубВступить →

Вакансия опубликована на hh.ru — открыть оригинал ↗

Похожие вакансии

Все вакансии →
РайтекМоскваonsitefulltimemiddle72

Инженер-разработчик ПЛИС (RTL/FPGA)

Разработка и моделирование DSP-алгоритмов с реализацией на ПЛИС Xilinx, реализация протоколов обмена (Ethernet, CPRI, PCIe, LVDS) на SystemVerilog/Verilog. Работа в команде разработки систем 3D-печати и радиооборудования, настройка CI/CD, оформление по ТК РФ, офис в Москве у м. Полежаевская.

systemverilogverilogfpgaплисvivadodsp+6
15 октября 2026от 350 000 RUB
Квантово-оптические системыВеликий Новгородonsitefulltimemiddle72

Разработчик FPGA

Разработка прошивок для ПЛИС Intel на SystemVerilog/Verilog/VHDL, реализация алгоритмов обработки изображений на FPGA, разработка цифровых электрических схем и поддержка серийных проектов. Работа в офисе в Великом Новгороде, график 5/2, оформление по ТК РФ.

fpgasystemverilogverilogvhdlцифровая схемотехникаобработка изображений+6
10 октября 2026от 120 000 RUB
ООО "УДЗ"Екатеринбург, Россияonsitefulltimelead65

Инженер-программист ПЛИС / FPGA Designer

Разработка встраиваемого ПО для ПЛИС аппаратных платформ радиооборудования беспилотных авиационных систем: реализация алгоритмов ЦОС, физических стеков радиоинтерфейсов (5G NR, DVB-S2x, S-OFDMA/SC-FDMA), протоколов радиосетей (MIMO, mesh) и высокоскоростных интерфейсов (Ethernet, JESD, PCIe). Требуется опыт программирования ПЛИС от 3 лет, знание Verilog/SystemVerilog/VHDL, C, Xilinx Vivado и глубокие знания в ЦОС.

fpgaverilogvhdlsystemverilogc++c+6
6 октября 2026
Сбер. ITМоскваonsitefulltimemiddle80

FPGA Engineer (Центр квантовых технологий)

Разработка FPGA-прошивок для ускорителей вычислений Сбера на Xilinx (Artix, Kintex, Zynq UltraScale+ RFSoC), включая RTL, высокоскоростные интерфейсы и работу с ЦАП/АЦП. Офисный формат в Москве, автоматизация на Python и поддержка CI/CD.

fpgartlxilinxvivadojesd204bpcie+6
22 октября 2026