Главный конструктор / ведущий системный инженер (интеграция, ПЛИС передачи)
Вакансия опубликована на hh.ru — открыть оригинал ↗
Похожие вакансии
Все вакансии →Инженер-разработчик ПЛИС (ППВМ, FPGA, VHDL / Verilog)
Разработка и реализация инфраструктурных систем в ПЛИС (FPGA), а также блоков для телекоммуникационного оборудования: сетевые протоколы, высокоскоростные интерфейсы, помехоустойчивое кодирование, алгоритмы ЦОС. Отладка разработанных блоков, внедрение в поставляемые решения, создание документации и поддержка.
Инженер-разработчик ПЛИС (RTL/FPGA)
Разработка и моделирование DSP-алгоритмов с реализацией на ПЛИС Xilinx, реализация протоколов обмена (Ethernet, CPRI, PCIe, LVDS) на SystemVerilog/Verilog. Работа в команде разработки систем 3D-печати и радиооборудования, настройка CI/CD, оформление по ТК РФ, офис в Москве у м. Полежаевская.
Программист ПЛИС (FPGA)
Разработка, анализ алгоритмов цифровой обработки сигналов и их реализация в ПЛИС для систем связи, включая верификацию, отладку и оптимизацию проектов. Требуется опыт описания и тестирования цифровых схем на Verilog/VHDL от 2 лет и работа с QuestaSim/ModelSim. Официальное трудоустройство, белая зарплата, ДМС, обучение за счёт компании.
Ведущий инженер ПЛИС и цифровой обработки сигналов
Разработка и сопровождение описаний на ПЛИС приёмника и смежных модулей (Xilinx Vivado, VHDL/Verilog) для локальной радионавигационной системы на псевдоспутниках. Реализация ЦОС приёмного тракта: поиск и захват, слежение, корреляторы, генерация псевдослучайных последовательностей, интерфейсы АЦП/ЦАП (LVDS) и инициализация RFIC AD936x. Отладка на стенде, участие в полевых работах, согласование регистрового обмена ПЛИС ↔ микроконтроллер (STM32).