Вступить в клуб →
← К вакансиям
Геоскан72/100

Разработчик ПЛИС (ЦОС)

Опубликовано: 13 октября 2026
middleonsiteEmbedded и IoTfulltimeСанкт-Петербургruплисverilogsystemverilogцоспdspmatlabsimulinkquestasimmodelsimgitцифровая схемотехникаацп/цап
Контакты и отклик открываются после вступления в клубВступить →

Вакансия опубликована на hh.ru — открыть оригинал ↗

Похожие вакансии

Все вакансии →
Специальный Технологический Центр (ООО СТЦ)Санкт-Петербургonsitefulltimemiddle62

Программист ПЛИС (FPGA)

Разработка, анализ алгоритмов цифровой обработки сигналов и их реализация в ПЛИС для систем связи, включая верификацию, отладку и оптимизацию проектов. Требуется опыт описания и тестирования цифровых схем на Verilog/VHDL от 2 лет и работа с QuestaSim/ModelSim. Официальное трудоустройство, белая зарплата, ДМС, обучение за счёт компании.

verilogvhdlfpgaплисsystemverilogmodelsim+6
13 октября 2026
РайтекМоскваonsitefulltimemiddle72

Инженер-разработчик ПЛИС (RTL/FPGA)

Разработка и моделирование DSP-алгоритмов с реализацией на ПЛИС Xilinx, реализация протоколов обмена (Ethernet, CPRI, PCIe, LVDS) на SystemVerilog/Verilog. Работа в команде разработки систем 3D-печати и радиооборудования, настройка CI/CD, оформление по ТК РФ, офис в Москве у м. Полежаевская.

systemverilogverilogfpgaплисvivadodsp+6
15 октября 2026от 350 000 RUB
НПО ПКРВВеликий Новгородhybridfulltimelead68

Ведущий инженер-программист ПЛИС

Разработка ПО и конфигураций для ПЛИС, проектирование архитектуры цифровых устройств, моделирование, верификация и отладка цифровых схем, участие в выборе элементной базы. Требуется высшее техническое образование и опыт работы с ПЛИС от 3 лет, владение Verilog/VHDL/SystemVerilog и инструментами Mentor Graphics, ModelSim, Quartus, Vivado. Официальное трудоустройство, белая зарплата, ДМС, работа в офисе в Великом Новгороде.

плисfpgaverilogvhdlsystemverilogmodelsim+6
16 октября 2026от 180 000 RUB
ЭДСМоскваonsitefulltimesenior78

Инженер-программист ПЛИС (FPGA / DSP / SDR)

R&D-команда разрабатывает многоканальные когерентные приёмники и анализаторы радиоэфира (ФАР/АФАР, пеленгация, пространственная обработка сигналов). Задача инженера — RTL-дизайн цифровых трактов и конвейеров ЦОС в ПЛИС: DDC, многоканальная фильтрация, спектральный анализ, beamforming, корреляционная обработка, а также сопряжение ПЛИС с процессорными системами и высокоскоростными интерфейсами (JESD204B, LVDS).

fpgasystemverilogverilogvhdlxilinx vivadojesd204b+6
16 октября 2026